としいまみ コカムイロ まち切りのガー・

(19)

JAPANESE PATENT OFFICE

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 02010175 A

(43) Date of publication of application: 12.01.90

(51) Int. CI

G01R 31/28

H01L 21/66

H01L 21/82

H01L 27/04

H01L 27/118

(21) Application number: 63160507

(71) Applicant:

NEC CORP .

(22) Date of filing: 28.06.88

(72) Inventor:

ISHIDA TOYONORI


(54) SEMICONDUCTOR INTEGRATED CIRCUIT HAVING TEST TERMINAL

(57) Abstract:

PURPOSE: To improve the fault detection rate by providing a register for outputting an arbitrary code when a series pulse is inputted to a test external terminal, so that a test point specified by this code can be brought to access from the outside.

CONSTITUTION: An LSI 21 is constituted of a gate array 22, a counter 23, a multiplexer 24, gate array input/output pins 25 being external terminals, a RE SET terminal 26, a TEST terminal 27 and an OUT terminal 28. In this state, when a series pulse is inputted to the TEST terminal 27, the counter 23 outputs an arbitrary code to a multiplexer 24. The multiplexer 24 connects a test point of the gate array 22 specified by this code to the OUT terminal 28. In such a way, an access from the outside of many test points can be executed by a small number of test external terminals, and the fault detection rate can be improved.

COPYRIGHT: (C)1990,JPO&Japio



⑩日本国特許庁(JP)

40 特許出願公開

母公開特許公報(A) 平2-10175

@Int. Cl. * G 01 R H 01 L 31/28 織別記号

庁内整理番号

個公開 平成2年(1990)1月12日

21/82 27/04 27/118

D 7376-5F

T 7514-5F

6912-2G 8526-5F 8526-5F

G 01 R H 01 L

V T M

寒杏醇水 朱欝水 請求項の数 1

(全5頁)

の発明の名称

テスト端子を持つ半導体集積回路

00* 爾 昭63-160507

220出 願 昭63(1988) 6月28日

の発

節

東京都港区芝5丁目33番1号 日本電気株式会社内

の出 瓤 日本電気株式会社 東京都港区芝 5 丁目33番 1 号

1991代理 弁理士 蘇卷 正憲

1. 森明の夕象

テスト嶋子を持つ半導体集費回路

2. 特許請求の範囲

(1) テスト用外部増子と、このテスト用外部 増子への宣列パルスの入力に使って任意のコード を出力するレジスタと、このレジスタの出力に基 づいて許記コードで特定される集積回路内部のテ ストポイントに対し外部からのアクセスを可能に する手段とを具備したことを特徴とするテスト場 子を持つ半導体集階回路。

3. 発明の詳細な説明

〔重集上の利用分野〕

本売明は、ゲートアレイの故障検出率を高める ため、無菅図路の任意のテストポイントに対し外 部からのアクセスを可能にしたテスト増子を持つ 半導体象積回路に関する。

〔従来の技術〕・

従来より、ゲートアレイの故障核出率を由上さ せるため、集種国路の外部にテスト場子を設ける と共に、このテスト帽子からの信号入力によって 集積回路内部の任意のテストポイントに対し外部 からのアクセスも可能にした回路が知られている。

第5回はこの種のしSIの一例を示す。LSI 1は、内部にその本来の機能を持つゲートアレイ 2と、テスト時にのみ使用されるマルチプレクサ 3とを増えている。また、LSI1は、外部地子 として、通常のゲートアレイ入出力ピン4に加え TEST1增子5、TEST2增子6及びOUT **増子7を備えている。**

このしSI1によれば、TEST1帽子5及び TEST2明子6:に供給する2進コードに基づい てマルチアレクサ3がゲートアレイ2の任意のテ ストポイントPょ(1は0乃至3のうちの一つ) を選択し、OUT塊子でも介して外部に出力する。 従って、各テストポイントP。乃至P,の状態を 外部からの様件によって確認することができ、こ れによりゲートアレイ2の故障検出率を高めるこ とができる。

また、第6国に示すしS「11は、外部嫡子と

NO. 0094

して通常のゲートアレイ入出力ピン12の他にTEBT1幅子13とTEST2幅子14とも備え、これらTEST1幅子13とTEST2増子14とを介してゲートアレイ15の内部に設けた 複致のフリップフロップのリセット 幅子等のテストポイントX。、X1に独立にリセットパルスを供給することができるようになっている。

[発明が解決しようとする課題]

しかしながら、上述した健来のテスト増子付き しちしては、いずれの場合にも、テストポイントが増えると、これに伴って設けるべきテストポインを も増えるという問題点があった。本来、ゲートマレイの入出力ピンは、その本来の機能を外部へ伝達するために存在するものである。従って、内部のテスト用に多数の外部増子を設けるのは好ましくない。

本売明はかかる問題点に歯みてなされたものであって、少ないテスト用外部電子で多数のテスト ボイントに対する外部からのアクセスを可能にし、 故障検出率を更に一層向上させることができるテ

- 3 -

6.1 つあれば足りる。よって、少ないテスト用外 部増子で多数のテストポイントに対する外部から のアクセスが可能になる。

[## ## FR]

以下、本発明の実施例について銀付の図面を参照して設明する。

スト聞子を持つ単導体無復回路を提供することを 目的とする。

[課題を解決するための手段]

本発明に係る半導体集費回路は、デスト用外部 場子と、このテスト用外部 娘子への電列 バルスの 入力に従って任意のコードを出力するレジスタと、 このレジスタの出力に基づいて前記コードで特定 される集積回路内部のテストポイントに対し外部 からのアクセスを可能にする手段とを有している。 [作用]

- 4 -

トの2連コードQ。乃至Q。を出力する。このコードQ。乃至Q。は、マルチプレクサ(16→1)24の選択信号として与えられてる。マルチプレクサ24は、コードQ。乃至Q。によって示されるゲートアレイのテストポイントP。(1 = 0乃至15)の状態をOUT蝎子28を介して外部に出力する。

第2 図は、上記しSI21の動作を説明するための入出力を示す図である。R B B B B T アカウンク23の出力で入力されると、カウンク23の出力で入力では、「0000元で入力で表力であると、カウンク23からはコードであると、カウンク23かのは、「0000元で、「0000元で、「0000元で、「0000元で、「0000元で、「0000元で、「0000元で、「0000元で、「000元で、100元で、100元で、「000元で、100元

特別平 2-10175(3)

クサ24は、テストポイントPッとOUT値子28とを接載する。この結果、テストポイントPッの状態がOUT幅子28を介して外部に製出される。

このように、本因数によれば、1つのTEST 電子に直列パルスを入力することにより、16個のテストポイントの状態を外部に統出すことができる

第3因は本発明の他の実施例を示す。LSI31は、内部にその本来の機能を持つゲートアレイ32と、テスト時にのみ使用されるカウンタ33及びテコーダ34とを備えている。また、LSI31は、外部増子として選常のゲートアレイ入出力ピン35の他に、RESET増子36、TEST1増子37及びTEST2帽子38を備えている。

RESET増予36はカウンタ33のリセット 増予Rに複載され、TEST1増予37はカウン タ33のクロック入力増予Cに複載されている。 カウンタ33は、4ビットの2進コードQ。乃至

- 7 -

ると、デコーグ3 4 はテストポイント X 。 に "1"を供給する。これにより、 X 。 にリセット 塩子が 接続されたフリップフロップを独立にリセットすることができる。 更に、 TEST 1 塩子 3 7 に 直列パルスが 2 つ入力されると、 カウンタ 3 3 の出力は "0 1 0 1"となり、テストポイント X 。 について 関数のアクセスが可能になる。

このように、本国部によれば、2つのテスト培子(TEST1、TEST2増子)に対する外部からの制御によってゲートアレイ32の内部の任意のフリップフロップを確立にリセットすることができる。

なお、本発明は、上述した実施例に限定される ものではない。例えば、上記実施例では内部の コードを発生させるレジスタとしてカウンクを使 用したが、出力ピット数が更に増えた場合には、 カウンタの代わりにシフトレジスタを使用するこ とにより、シフトレジスタのピット数分の外の あのシフト集作によって、任意の内部コードを 品に役割できる。 Q ** を出力する。このコード Q ** の 乃至 Q ** はデコーグ 3 4 の 入力 として 与えられている。 TEBT 2 増子 3 8 は、デコーグ 3 4 の イネーブル 増子 B N に 接続されている。デコーグ 3 4 は 4 ピットのコード入力に対し、 1 6 の 出力 増子 の うちの 1 つを "1" にする。このデコーグ 3 4 の 出力 は、 例 えばゲート アレイ 3 2 の 内部に 設け た 複数 の フリップフロップ (図示せず)の リセット 増予等のテストボイント X ** の 万至 X ** に 使続されている。

第4図はこの回路の動作を示す。RESET増 子36にRESETパルスが入力されると、"000" でないない。 1000" 10

- A -

[発明の効果]

以上説明したように本充明は、外部からの度利 パルスの入力によって任意の内部コードを発生さ せ、このコードに基づいて外部からアクセス可能 なテストポイントを選択するようにしているのポイントの外部端子数で多くのテストのかない。 少ないテスト用の外部端子数で多くのテストで、 ントに対する外部からのアクセスが可能になる。 この結果、故障核出率を著しく高めることができる。

4. 図面の簡単な説明

第1回は本発明の実施例に係るしSIのブロック図、第2回はその動作放形図、第3回は本発明の他の実施例に係るしSIのブロック図、第4回はその動作放形図、第5回及び第6回は使来のテスト場子付きしSIを夫々示すブロック図である。

1, 11, 21, 31; LSI、2, 15, 2 2, 32; ゲートアレイ、3、24; マルチアレ クサ、4, 12, 25, 35; ゲートアレイ入出 カヒン、5, 13, 37; TEST1幅子、6, 14, 38; TEST2幅子、7, 28; OUT

-9-

特勝平 2-10175(4)

曜子、23,33; カウンタ、26,36; RE SET電子、27; TEST増子、34; デコー ダ

出朋人 日本電気株式会社 代理人 弁理士 蘇希正章

1 1 -

